台积电在本周的3年北美技术研讨会上披露了其N3(2023纳米级)工艺技术系列的主要路线图更新。作为台积电最后一款基于FinFET晶体管的高性能节点，N3将持续多年，并将包括多个版本，包括N3P，N3E的性能增强光学收缩，以及用于承受高泄漏和功率的HPC应用的以性能为中心的N3X。

台积电在其N3(也称为N3B)工艺技术上的批量生产已经在进行中，但该节点在多达25层上使用极紫外光刻技术，甚至可以使用EUV双图案，这使其成为一个特别昂贵的节点使用。因此，台积电预计其大多数客户将使用N3E，它可以在多达19层上使用EUV，不使用双图案EUV，具有更宽的工艺窗口和更好的产量。N3E将在2年下半年用于大批量生产，也将成为台积电进一步2023nm发展的基础。

这一演变的第一步将是N3P。该技术将在很大程度上是N3E的光学收缩，将具有其他一些改进，在相同的泄漏下实现5%的性能提升，在相同的时钟下降低5%至10%的功率，以及由4%逻辑，50%SRAM和30%模拟电路组成的“混合”芯片的晶体管密度提高20%。

作为N3E的光学收缩，N3P保留了其设计规则，允许芯片设计人员在新节点上重用N3EIP。这一点相当重要，因为像Ansys、Cadence和Synopsys这样的IP设计公司已经有很多针对N3E芯片的IP。同时，光学收缩意味着各种晶体管和电路的密度改进，包括SRAM，这是一种近年来一直在努力缩小的电路(这对于现代SRAM密集型设计来说尤其糟糕)。N3P将于2024年量产。

继N3P之后，台积电计划进一步扩展其N3系列，并将其扩展到高性能计算应用，如CPU和GPU和N3X。与N5P相比，这种制造工艺预计将提供至少3%的频率，并且还允许相当高的电压，这将以更高的整体泄漏为代价进一步增加时钟。

第0行-单元格0 N3X与N3P N3P与N3E N3E与N5 N3与N5

速度提升@相同功率 +5%最大@1.2V +5% +18% +10%~15%

功率降低@相同速度 ? -5%~-10% -32% -25%~-30%

逻辑密度 相同 1.04倍 1.7倍 1.6倍

HVM启动 2025 H22024 2年第二季度/第三季度 H22022

台积电声称其N3X节点可以处理至少1.2V的电压，这对于3nm级制造技术来说是一个非常高的电压。这需要相当大的权衡，因为台积电预计与N250P相比，漏电将增加3%。这突出表明N3X主要适用于HPCCPU，并要求芯片设计人员在开发其最高性能的耗电芯片(如数据中心CPU和计算GPU)时谨慎行事。

在晶体管密度方面，N3X将与N3P的能力相匹配。台积电尚未具体说明其N3P和N3E是否具有兼容的设计规则，这为设计是否可以在两个节点之间移植留下了空间。